Simulation au niveau layout
Layout
Comme les transistors ne sont pas gravés directement sous forme schématique, il est important de comprendre la notion de layout. Un transistor “physique” est composé de deux matériaux distincts (jonction NPN ou PNP). Je ne vais pas m’étendre sur les détails, mais l’idée est que l’on “grave” un transistor en utilisant plusieurs couches de matériaux différents.
Dans le cas de PMOS, NMOS et CMOS, un transistor utilisera exactement deux couches, et c’est l’analyse de ces couches qui nous permettra de comprendre où ils se situent sur notre circuit réel. Il existe aussi une couche métallique (ou plus sur les circuits plus réçents) qui sert notamment à faire la circuiterie entre l’alimentation et les transistors.
Photographies
La première étape consiste à récupérer des clichés du circuit à simuler.
Il faut bien entendu un microscope optique de bonne qualité pour pouvoir ensuite faire des photographies utilisables. Si on ne voit pas bien le circuit il est presque impossible de faire un reverse engineering fonctionnel.
Il faut aussi photographier un circuit d’un technologie adaptée au simulateur: NMOS, PMOS ou CMOS.
Extraction
La seconde étape nécessite d’extraire manuellement le layout que l’on souhaite simuler. Le simulateur sera alors capable de detecter les transistors, les résistances et les connexions entre couches.
Simulation
Finalement, on peut simuler le circuit après avoir configuré le fichier json qui indique les signaux, ainsi que VCC et VDD.
Simulation TICS d’un circuit réel
Un compteur 2-bits