Simulation au niveau layout du Intel 4004
Layout
Comme les transistors ne sont pas gravés directement sous forme schématique, il est important de comprendre la notion de layout. Un transistor “physique” est composé de deux matériaux distincts (jonction NPN ou PNP). Je ne vais pas m’étendre sur les détails, mais l’idée est que l’on “grave” un transistor en utilisant plusieurs couches de matériaux différents.
Dans le cas du 4004, un transistor utilisera exactement deux couches, et c’est l’analyse de ces couches qui nous permettra de comprendre où ils se situent sur notre circuit réel. Il existe aussi une couche métallique qui sert notamment à faire la circuiterie entre l’alimentation et les transistors.
Par chance, les circuits schématiques du 4004 sont accessibles, on peut donc sauter la première étape de reverse engineering.
Simulation du die
Voici une simulation du Intel 4004 que j’ai faite pour une vidéo de la chaine Deus Ex Silicium.
Simulation layout du Intel 4004.
Les layouts proviennent de 4004.com et on été nettoyés pour qu’il n’y ai pas de faux contacts.
Le programme executé est très simple et remplis juste tous les registres, visibles en bas à droite.
Les I/O sont connectées a une ROM emulée qui contient le programme.